Convertidor Sincro/Resolver-Digital
(Serie HSDC/HRDC174)

1. Características del producto (consulte la Fig. 1 para la vista exterior y la Tabla 1 para los modelos)
Conversión de aislamiento diferencial interno
Resolución: 12 bits, 14 bits
Salida de pestillo de tres estados
Alta velocidad de seguimiento continuo
Paquete de caja de metal de niebla salina de 32 hilos
Ensamblaje de alta densidad MCM
Capacidad antiestática 2000V
Compatible pin a pin con SDC/RDCl740/1741/1742 producto de AD company


Tamaño: 44,2 × 28,9 × 7,2 mm3; peso: 22g
Fig. 1 Vista exterior de la serie HSDC/HRDC174

2. Ámbito de aplicación

Sistema de instrumentos de vuelo;
sistema de control de artillería;
Sistema de control de aviónica;
Sistema de control por radar;
sistema de navegación para barcos;
Sistema de monitoreo de antena;
sistema de robots;
Torno CNC;
Otro sistema de control automático varios Tabla 1 modelos de productos

12 bits 14 bits
sincronizado resolver sincronizado resolver
HSDCl742-X11 HRDCl742-X13 HSDCl744-X11 HRDCl744-X13
HSDCl742-X12 HRDCl742-X14 HSDCl744-X12 HRDCl744-X14
HSDCl742-X41 HRDCl742-X18 HSDCl744-X41 HRDCl744-X18
HSDCl742-X42 HRDCl742-X23 HSDCl744-X42 HRDCl744-X23
HSDCl742-X21 HRDCl742-X24 HSDCl744-X21 HRDCl744-X24
HSDCl742-X22 HRDCl742-X28 HSDCl744-X22 HRDCl744-X28
HRDCl742-X43 HRDCl744-X43
HRDCl742-X44 HRDCl744-X44
HRDCl742-X48 HRDCl744-X48


3. Esquema
Los productos de la serie HSDC/HDC174 son un sincro/resolver de seguimiento continuo híbrido integrado de 12 bits o 14 bits a un convertidor digital diseñado de acuerdo con el principio de servo tipo II. Los productos de esta serie adoptan el proceso MCM, los elementos centrales adoptan chips especiales desarrollados independientemente por nuestro instituto. El producto adopta un paquete de caja de metal resistente al rocío de sal de cavidad poco profunda DIL de 32 hilos con un volumen pequeño y peso ligero, y pin a pin compatible con los productos SDC/RDC1740/1741/1742 de la empresa AD, EE. UU.
El diseño y la fabricación de HSDC/HRDCl74 cumplen con los requisitos de GJB 2438A-2002 "Especificación general para circuitos integrados híbridos" y la especificación del producto con un grado de garantía de calidad de H. 4. Rendimiento técnico (Tabla 2, Tabla 3)
Tabla 2  Condiciones nominales y condiciones de funcionamiento recomendadas

máx. valor absoluto de calificación Tensión de alimentación Vs: ± 17,25 VCC
Tensión de alimentación lógica VL: +7V
Rango de temperatura de almacenamiento: -65 ℃ ~ + 150 ℃
Condiciones de operación recomendadas Tensión de alimentación Vs: ±15±0,75 V
Voltaje de alimentación de 5 V: 5 ± 0,25 V.
Valor efectivo del voltaje de referencia VRef: 115V, 26V, 11.8V
Valor efectivo de voltaje de señal V1: 90V, 26V, 11.8V
Frecuencia de referencia f*: 400 Hz, 50 Hz, 2,6 kHz
Rango de temperatura de funcionamiento TA: -55 ℃ ~ 125 ℃

Nota: * indica que se puede personalizar según los requisitos del usuario.

Tabla 3  Características eléctricas (-55~+125 ℃)
Características Serie HSDC/HRDC1740 Serie HSDC/HRDC1744 Unidad Observaciones
Exactitud ±8,5 (máx.) ±5,3 (máx.) Minuto angular
Velocidad de seguimiento 36 (típico) 27 (típico) r/s
Resolución 12 14 Poco
Señal y frecuencia de referencia 50~2600 50~2600 Hz
Voltaje de entrada de señal 2~90 2~90 V
Voltaje de entrada de referencia 2~115 2~115 V
Impedancia de entrada de señal 90V de un solo extremo 100 100 kΩ
Señal Diferencial 200 200 kΩ
26V de un solo extremo 28 28 kΩ
Señal Diferencial 56 56 kΩ
11,8 V de un solo extremo 13 13 kΩ
Señal Diferencial 26 26 kΩ
Impedancia de entrada de referencia 115V de un solo extremo 127 127 kΩ
Referencia Diferencial 254 254 kΩ
26V de un solo extremo 28 28 kΩ
Referencia Diferencial 56 56 kΩ
90V de un solo extremo 100 100 kΩ
Referencia Diferencial 200 200 kΩ
Constante de aceleración 80000 (mín.) 56000 (mín.) s2 Garantía de diseño
Respuesta de paso 75 (máx.) 100 (máx.) ms
Corriente de suministro +VS +15V 35 (máx.) 35 (máx.) mA
-VS +15V 35 (máx.) 35 (máx.) mA
VL +5V 56 (máx.) 56 (máx.) mA
El consumo de energía 1,4 (máx.) 1,4 (máx.) W
Tiempo de asentamiento o liberación 80 (máx.) 80 (máx.) ns
Tiempo de estabilización 640 (máx.) 640 (máx.) ns
Ancho de pulso ocupado 200~600 (típico 400) 200~600 (típico 400) ns
Capacidad de carga 2 minutos.) 2 minutos.) TTL
Salida digital VOH 3,3 (mín.) 3,3 (mín.) VCC
VOLUMEN 0,7 (máx.) 0,7 (máx.) VCC
Capacidad de carga 3 (máx.) 3 (máx.) TTL
Selección del rango de temperatura de funcionamiento 8YZ -55~+125 -55~+125 ℃

5. Principio de funcionamiento (Fig. 2 y Fig. 3)
La señal de entrada de sincro (o resolver) se convierte en la señal ortogonal a través del aislamiento diferencial interno:
Vsinu003dKE0sin(ωt+α) sinθ           (sin)
Vcosu003dKE0sen(ωt+α) cosθ          (cos)
Donde, θ es el ángulo de entrada analógica.
Estas dos señales y el ángulo digital φ del contador reversible interno se multiplican en el multiplicador de las funciones seno y coseno y se obtiene la señal de error después del procesamiento:
KE0sen(ωt+α) (senθ cosφ -cosθ senφ)
es decir, KE0sin(ωt+α) sin(θ-φ)
Esta señal se envía al oscilador controlado por voltaje después de la amplificación, discriminación de fase, filtración de integración. Si θ-φ≠0, el oscilador controlado por voltaje emitirá pulsos y el contador reversible los contará hasta que θ-φu003d0. En este proceso, el convertidor rastrea el cambio del ángulo de entrada todo el tiempo.
Fig.2  Diagrama de bloques para el principio de funcionamiento



Fig. 3 Diagrama de secuencia de tiempo para transferencia de autobús


la entrada lógica solo inhibe la transferencia de datos del contador reversible al latch de salida sin interrumpir la operación del bucle de seguimiento. Cuando se libera el sistema de inhibición, se generará automáticamente un pulso, que se utiliza para actualizar los datos de salida.

entrada determina el estado de los datos de salida. Mientras que Logic Hi hace que el final de salida aparezca en estado de alta impedancia; Logic Low transfiere los datos en latch a los pines de salida. inicia los datos de 8 bits altos para que sean válidos, mientras que  inicia los datos de 6 bits bajos para que sean válidos (HSDC/HRDC1742 es del tipo de 4 bits bajos).
Ocupado
Cuando cambia la entrada del convertidor, Busy emite un tren de pulsos de nivel CMOS, su frecuencia está determinada por la velocidad de rotación más alta. El flanco descendente de los pulsos ocupados activa el latch para actualizar los datos y los datos de salida son válidos después de un máx. 600 ns de retraso. El ancho típico de los pulsos ocupados es de 400 ns. La capacidad de carga de la salida es 3TTL.
(1) Métodos y secuencia de tiempo de la transferencia de datos
Los siguientes dos métodos están disponibles para la transferencia de datos:
① modo
Después de 640 ns de lógica baja, los datos de salida son válidos y el convertidor realiza la transferencia de datos a través de y . Después de liberar Inhibir, el sistema generará automáticamente un pulso con un ancho igual al del pulso Ocupado para la actualización de datos.
② Modo busto:
En el flanco ascendente del pulso Ocupado, cuenta el contador reversible de tres estados; en el flanco descendente del pulso Ocupado, genera internamente un pulso de bloqueo con un ancho igual al del pulso Ocupado para actualizar los datos del bloqueo de tres estados, la secuencia de tiempo de la transferencia de datos se muestra en la Fig. 3, en otras palabras , después de 600ns de Busy logic low, la transferencia estable de datos es válida. En el modo de lectura asíncrono, la salida Ocupada es un tren de pulsos de nivel CMOS, los anchos de su nivel alto y bajo dependen de la frecuencia de operación y la velocidad de rotación del dispositivo seleccionado.
(2) Compatibilidad
Cuando los productos de la serie HSDC/HRDC174 se utilizan en condiciones de señales no nominales y voltaje de referencia no nominal, las resistencias proporcionales se conectan en serie en el extremo de la señal y en el extremo de entrada de excitación para lograr la compatibilidad.
Ejemplo 1: La conexión de HSDC1742-441 para tensión de excitación/tensión de señal/frecuencia de 36 V/26 V/400 Hz se muestra en la Fig. 4:
Ejemplo 2: La conexión de HRDC1742-418 para tensión de excitación/tensión de señal/frecuencia de 36 V/26 V/400 Hz se muestra en la Fig. 5:



Fig. 4 Conexión de HSDC1742-411

Fig. 5 Conexión de HSDC1742-418 R1u003d(V1 - valor nominal V1)×1,11k
u003d(26 V- 11,8 V)×1,11k
u003d15,8 kΩ
R2u003d(VRef - Valor nominal de VRef)×1,11 k
u003d(36 - 26)×1.11k
u003d11,1 kΩ
R3u003d(V1 - valor nominal V1)×1,11k
u003d(26 V- 11,8 V)×1,11k
u003d15,8 kΩ
R4u003d(VRef - Valor nominal de VRef)×1,11 k
u003d(36 - 26)×1.11k
u003d11,1 kΩ
(3) comportamiento dinámico
La función de transferencia del convertidor viene dada por la Fig. 6:
Ganancia de bucle cerrado:

Ganancia de bucle cerrado:
θentrada +   θsalida
Fig. 6 Función de transferencia
Modelo: HSDC/HRDC1742
Aquí, Kau003d80000, T1u003d0,0087, T2u003d0,001569
(4) Error de aceleración
El convertidor está diseñado utilizando el principio de seguimiento del bucle de servo tipo II, por lo que, en teoría, no tiene un error de retraso de velocidad, pero tiene un error de aceleración. Este error se puede definir de la siguiente manera usando la constante de aceleración K del convertidor:
Ka u003d
A continuación se muestra el ejemplo para calcular el error de seguimiento del convertidor de 14 bits HSDC1744 utilizando la constante de aceleración Ka:
Kau003d56000, la aceleración es de 50 revoluciones/s2
Error de bit menos significativo u003d u003d14.62LSBs


6. Curvas características típicas (Fig. 7 y Fig. 8)

Frecuencia/Hz
Fig. 7 Gráfico de ganancia de HSDC/HRDC1742
Frecuencia/Hz
Fig. 8 Gráfico de ganancia de HSDC/HRDC1742

7. Curva MTBF (Fig. 9)

Temperatura/℃
Fig. 9  Curva MTBF-temperatura 8. Designación de clavijas (Fig. 10, Tabla 4)



Fig. 10 Pines (vista inferior)
(Nota: según GJB/Z299B-98, buen estado del terreno previsto)

Tabla 4 Designación de pines

Clavo Símbolo Función Clavo Símbolo Función
1 D1 Salida digital 1 (MSB) 17② NC/S4 Sin conexión/entrada de resolver S4
2 D2 Salida digital 2 18 S3 Entrada de resolución/sincro S3
3 D3 Salida digital 3 19 S2 Entrada de resolución/sincro S2
4 D4 Salida digital 4 20 S1 Entrada de resolución/sincro S1
5 D5 Salida digital 5 21 NC Sin conexión
6 D6 Salida digital 6 22 NC Sin conexión
7 D7 Salida digital 7 23 Caso Caso
8 D8 Salida digital 8 24④ NC或（Vel）* Sin conexión (o salida de velocidad)
9 D9 Salida digital 9 25③ Habilitar bajo 4 bits/6 bits
10 D10 Salida digital 10 26 Habilitar alta de 8 bits
11 D11 Salida digital 11 27 Ocupado "Señal de ocupado
12 D12 Salida digital 12 28 Inhibir
13 NC/D13 Sin conexión/salida digital 13 29 +VS +15V de potencia
14 NC/D14 Sin conexión/salida digital 14 30 TIERRA Tierra
15 RLo Extremo inferior de entrada de señal de referencia 31 -VS -15V de potencia
16 RHola Entrada de señal de referencia de gama alta 32 VLo +5V de potencia
Notas: ① Para los convertidores de las series HSDC1742 y HRDC1742, los pines 13 y 14 no están conectados;
② Para HSDC174X, el pin 17 no está conectado; para HRDC174X, el pin 17 es el extremo de entrada del resolver S4;
③ Para los convertidores de las series HSDC1742 y HRDC1742, el pin 25 es para Habilitar control bajo de 4 bits;
④ Cuando hay un requisito de velocidad, se saca del pin 24.

9. Tabla de valores de peso (Tabla 5)
Tabla 5  Tabla de valores de peso
Poco Ángulo Poco Ángulo Poco Ángulo
1 180.0000 6 5.6250 11 0.1758
2 90.0000 7 2.8125 12 (para LSB de 12 bits) 0.0879
3 45.0000 8 1.4063 13 0.0439
4 22.5000 9 0.7031 14 (para LSB de 14 bits) 0.0220
5 11.2500 10 0.3516

10. Diagrama de conexión para una aplicación típica (Fig. 11)

Notas:
(1) El voltaje entre los pines 29 y 31 debe ser de ±15 V y no debe conectarse al revés. La potencia lógica digital +5V está conectada al pin 32.
(2) Entre la fuente de alimentación y tierra, se conectarán en paralelo un condensador cerámico de 0,1 µF y un condensador electrolítico de 6,8 µF.
(3) El pin marcado con Case se ha conectado a la caja.
(4) Las salidas digitales de HSDC/HRDC1742 son los pines 1 a 12, los pines 13 y 14 no están conectados.
Fig. 11 Diagrama de conexión para una aplicación típica
(5) La referencia está conectada a RLo en el pin 15 y RHi en el pin 16. En el caso de sincronización, las señales están conectadas a S1, S2 y S3 según las siguientes convenciones:
sen(ωt+α) senθ
sen(ωt+α) sen(θ+120o)
sen(ωt+α) sen(θ+240o)
En el caso del resolver, las señales se conectan a S1, S2, S3 y S4 según las siguientes convenciones:
sen(ωt+α) senθ
sen(ωt+α) cosθ
(6) Para resolver, el pin 17 es S4 y para sincronizador, el pin 17 no está conectado.

11. Especificaciones del paquete (unidad: mm) (Fig. 12, Tabla 6 y 7)


Fig.8 Vista exterior del paquete Tabla 6 Símbolos y valores nominales

Símbolo Valor nominal
A 7.2
Φb 0,45
D 44.2
E 28,9
e 2.54
e1 22.86
L 5 minutos


Tabla 7 Materiales de la caja
modelo de caso Encabezamiento revestimiento de cabecera Cubrir revestimiento de cubierta Material de los pines Recubrimiento de pines Estilo de sellado Observaciones
UP4429-32a Kovar (4J29) Ni Aleación Fe-Ni (4J42) Ni Kovar (4J29) Ni/Au Embalaje combinado El revestimiento del pin 23 es Ni

Nota: la temperatura de los pines de soldadura no debe exceder los 300 ℃ en 10 s.

12. Clave de numeración de piezas (Fig. 13)

Fig. 13 Clave de numeración de piezas

Nota: cuando la tensión de señal anterior y la tensión de referencia (Z) no sean estándar, se darán de la siguiente manera:

(por ejemplo, el voltaje de referencia de 5 V y el voltaje de la señal de 3 V se expresan como -5/3)

Precauciones de uso
La tensión de alimentación debe mantenerse en la tensión de polaridad correcta.
Cuando el máx. se excede el valor nominal absoluto, el dispositivo puede dañarse.
Durante el montaje, la parte inferior del producto debe ajustarse estrechamente a la placa de circuito para evitar daños en las clavijas y, si es necesario, se debe agregar una provisión a prueba de golpes.
No doble los pines, de lo contrario, esto provocará la rotura del aislador, lo que afectará la propiedad de sellado.
Cuando el usuario realiza un pedido del producto, los índices de rendimiento eléctrico detallados se referirán a la norma empresarial correspondiente.


Convertidor Sincro/Resolver-Digital
(Serie HSDC/HRDC1746)
1. Características (consulte la Fig. 1 para ver la vista exterior y la Tabla 1 para ver los modelos)

Conversión de aislamiento diferencial interno
Resolución: 16 bits
Salida de pestillo de tres estados
Seguimiento ininterrumpido durante la transferencia de datos
Paquete de caja de metal de 32 hilos
Tamaño: 45,39 × 29,0 × 7,2 mm2; Peso: 28g
Fig. 1 Vista exterior de la serie HSDC／HRDC1746 Tabla 1  Modelos de productos

HRDC1746 418
HRDC1746 414


2. Ámbito de aplicación
Sistema de instrumentos de vuelo; sistema de servocontrol militar; sistema de control de cañones; sistema electrónico de aviación; sistema de control de radar; sistema de navegación de buques de guerra; monitoreo de antena; tecnología robótica, máquinas herramienta de control numérico computarizado (CNC); y otro sistema de control de automatización.

3. Esquema
Sincro/resolver de la serie HSDC/HRDC1746: el convertidor digital está diseñado según el principio del principio de seguimiento del servo tipo II y adopta una entrada de aislamiento diferencial, la salida de datos adopta el modo de bloqueo de tres estados, es adecuado para la conversión de señal analógica/señal digital de tres sincro de cuatro hilos y resolver de cuatro hilos. Con una velocidad de conversión rápida y un rendimiento estable y confiable, este dispositivo se puede aplicar ampliamente en la medición de ángulos y en el sistema de control automático.
Este producto está fabricado mediante el proceso de integración híbrida de película gruesa y es un paquete de metal totalmente sellado DIP de 32 hilos. El diseño y la fabricación de productos deberán cumplir con los requisitos de GJB2438A-2002 "Especificación general de circuito integrado híbrido" y especificaciones detalladas para productos.

4. Rendimiento técnico (Tabla 2, Tabla 3)
Tabla 2  Condiciones nominales y condiciones de funcionamiento recomendadas

máx. valor absoluto de calificación Tensión de alimentación Vs: ±17,25VOC
Tensión lógica VL: +7V
Rango de temperatura de almacenamiento: -55~+150℃
Condiciones de operación recomendadas Tensión de alimentación Vs: ±15±5%
Valor efectivo de la tensión de referencia VRef: ±10% del valor nominal
Valor efectivo de la tensión de señal Vi: ±5% del valor nominal
Frecuencia de la señal de referencia f*: ±10% del valor nominal
Cambio de fase entre señal y excitación: ＜±10%
Rango de temperatura de funcionamiento TA: 40~+105 ℃
Tabla 3  Características eléctricas

Características Serie HSDC/HRDC1746 Observaciones
mín. máx.
Precisión/minuto angular 2.6 2.6
Velocidad de seguimiento: rps 3 3
Resolución/bit 16
Señal y frecuencia de referencia/Hz 50 2.6k
Tensión de señal (valor efectivo)/V 2 90
Tensión de referencia (valor efectivo)/V 2 115

Nota: * indica que se puede personalizar según los requisitos del usuario.

5. Principio de funcionamiento
La señal de entrada sincronizada (o señal de entrada del resolver) se convierte en la señal ortogonal a través del aislamiento diferencial interno:
V1-KE0sinθ sinωt
V2-KE0cosθ senωt
Donde, θ es el ángulo de entrada simulado.

La señal ortogonal se multiplica por el ángulo digital binario φ en el contador reversible interno en el multiplicador de la función seno-coseno y se obtiene una función de error:
KE0senθ cosφ senωt-KE0cosθ senφ sinωtu003dKE0sen(θ-φ) senωt
A través de la amplificación de error, la discriminación de fase y la filtración de esta función de error, se obtiene sin(θ-φ), cuando θ-φu003d0 (dentro de la precisión del convertidor), este error hará que el pulso de corrección de salida del oscilador controlado por voltaje cambie el ángulo digital binario φ del contador reversible para hacer que el valor de salida φ sea igual a la entrada θ dentro de la precisión del convertidor, el sistema se vuelve estable y puede rastrear el cambio del ángulo de entrada φ. De esta forma, en el contador reversible se obtiene un ángulo digital binario φ que representa el ángulo del eje de entrada θ (Fig. 2).


Fig. 2 Diagrama de bloques del circuito

(1) Características dinámicas
La función de transferencia del convertidor se muestra en la Fig. 3:
Ganancia de bucle abierto:
Función de circuito cerrado:
Para el módulo de este modelo Kau003d48000/S2, T1u003d7.1ms, T2u003d1.25ms
Fig. 3  Transferencia de funciones del convertidor

(2) Métodos de transferencia de datos y secuencia de tiempo
Control de selección de chips
Este pin es el pin de entrada de la lógica de control, su función es enviar datos al convertidor para realizar un control de tres estados. El nivel bajo es válido, los datos de salida del convertidor ocupan el bus de datos. Cuando está en un nivel alto, el pin de salida de datos del convertidor está en tres estados, el dispositivo no ocupa el bus.
selección de bytes
Este pin es el pin de entrada de lógica de control, su función es ejecutar externamente el control de selección en los datos de salida del convertidor en el modo de transferencia de bus de datos de 8 bits o bus de datos de 16 bits. Cuando se requiere el modo de transferencia de bus de datos de 16 bits, mantenga este pin lógico alto, los datos se transferirán en el bus, la salida de byte alto está en el pin D1 a D8 (D1 es bit alto) y el byte bajo está en D9 a D16 . Cuando se necesita el modo de transferencia de bus de datos de 8 bits, los datos se obtienen en el pin D1 a D8 (dispuestos de mayor a menor), y los 8 bits altos y los 8 bits bajos se obtienen a través de dos secuencias de tiempo, en otras palabras, cuando se selecciona Byte es lógica alta, se emiten 8 bits altos y cuando es lógica baja, se emiten 8 bits bajos.
Control de bloqueo de datos (señal de inhibición)
Este pin es el pin de entrada de la lógica de control, su función es enviar datos externamente al convertidor para realizar un control opcional de bloqueo o derivación. A alto nivel, los datos de salida del convertidor se emiten directamente sin enclavamiento, consulte el diagrama de secuencia de tiempo de la transferencia de datos. En un nivel bajo, los datos de salida del convertidor se bloquean, el bucle interno no se interrumpe y el seguimiento sigue funcionando todo el tiempo, pero el contador no genera datos. Cuando es necesario transferir datos, el convertidor primero controla la señal para bloquear los datos de mayor a menor, mantiene la lógica baja durante 640 ns, luego establece la entrada en baja (en este momento el dispositivo ocupa el bus de datos), y luego obtiene datos a través de la selección de bytes, luego gire todas las lógicas de control a alto para actualizar y bloquear los datos para estar listo para transferir los siguientes datos, consulte los diagramas de secuencia de tiempo de la transferencia de datos Fig.4 y Fig.5.

(3) Método de atenuación de la señal de entrada (Fig.4 y Fig.5)

Fig4  Secuencia de tiempo de transferencia de bus de 16 bits
Fig5  Secuencia de tiempo de transferencia de bus de 8 bits

6. Curva MTBF (Fig. 6)

Fig.6 Curva MTBF-temperatura 7. Designación de clavijas (Fig. 7, Tabla 4)





Fig. 7 Pines (vista inferior)
(Nota: según GJB/Z299B-98, buen estado del terreno previsto)

Tabla 4  Designación de clavijas
Clavo Símbolo Significado Clavo Símbolo Significado
1 NC Sin conexión 17 NC dejar desconectado
2 D9 Salida para bit digital 9 18 RHola Entrada RHi del resolver
3 D10 Salida para bit digital 10 19 RLo Entrada RLo de resolver rotativo
4 D11 Salida para bit digital 11 20 TIERRA Tierra
5 D12 Salida para bit digital 12 21 -VS -15V de potencia
6 D13 Salida para bit digital 13 22 +VS +15V de potencia
7 D14 Salida para bit digital 14 23 Control de bloqueo digital
8 D15 Salida para bit digital 15 24 D1 Salida para bit digital 1
9 D16 Salida para bit digital 16 25 D2 Salida para bit digital 2
10 Seleccionar chip Habilitar control 26 D3 Salida para bit digital 3
11 bisel selección de bytes 27 D4 Salida para bit digital 4
12 S4/NC① Entrada S4/sin conexión 28 D5 Salida para bit digital 5
13① S3 Entrada S3 29 D6 Salida para bit digital 6
14① S2 Entrada S2 30 D7 Salida para bit digital 7
15 S1 Entrada S1 31 D8 Salida para bit digital 8
16 NC Sin conexión 32 NC Sin conexión

Nota: ① Para el dispositivo HSDC, no se utiliza S4.

8. Tabla de valores de peso (Tabla 5)
Tabla 5  Tabla de valores de peso
Bit (MSB) Ángulo Bit (MSB) Ángulo Bit (MSB) Ángulo Bit (MSB) Ángulo
1 180.0000 5 11.2500 9 0.7031 13 0.0439
2 90.0000 6 5.6250 10 0.3516 14 0.0220
3 45.0000 7 2.8125 11 0.1758 15 0.0110
4 22.5000 8 1.4063 12 0.0879 16 0.0055

Conexión del convertidor
±15V, +5V y GND se conectarán a los pines correspondientes en el convertidor, tenga en cuenta que las polaridades de la fuente de alimentación deben ser correctas, de lo contrario, el convertidor puede dañarse. Se recomienda conectar una capacitancia de derivación de 0,1 μF y 6,8 μF en paralelo entre cada terminal de la fuente de alimentación y tierra.
La señal y la fuente de excitación pueden conectarse a S1, S2, S3 y S4 y RHi y RLo terminan con un error del 5 %.
La señal de entrada debe coincidir con la fase de la fuente de excitación para que puedan conectarse correctamente con el convertidor, sus fases son las siguientes:
RHi~RLo：VRsinωt
Para el sincronizador, las entradas de señal son:
Para S1~S3: sinθ sinωt
Para S3~S2: sin(θ+120o) sinωt
Para S2~S1: sen(θ+240o) senωt
Para el resolver, las entradas de señal son:
Para S1~S3: sinθ sinωt
Para S2~S4: cosθ senωt
Nota: no se permite conectar ninguna señal de entrada de RHi, RLo, S1, S2, S3 y S4 a otros pines por temor a dañar el dispositivo.

10. Especificaciones del paquete (unidad: mm) (Fig. 8, Tabla 6)


Fig.8  Vista exterior del paquete

Tabla 6 Materiales de la caja
modelo de caso Encabezamiento revestimiento de cabecera Cubrir revestimiento de cubierta Material de los pines Recubrimiento de pines Estilo de sellado Observaciones
UP4429-32a Kovar (4J29) Ni Aleación Fe-Ni (4J42) Ni Kovar (4J29) Ni/Au Embalaje combinado
Nota: la temperatura de los pines de soldadura no debe exceder los 300 ℃ en 10 s.

11. Clave de numeración de piezas (Fig. 9)


Fig. 9 Clave de numeración de piezas

Nota: cuando la tensión de señal anterior y la tensión de referencia (Z) no sean estándar, se darán de la siguiente manera:

(por ejemplo, la tensión de referencia de 5 V y la tensión de señal de 3 V se expresarán como -5/3)
Precauciones de uso
Suministre energía correctamente, durante el encendido, conecte con precisión los polos positivo y negativo de energía para evitar el agotamiento.
Durante el montaje, la parte inferior del producto debe ajustarse estrechamente a la placa de circuito para evitar daños en las clavijas y, si es necesario, se debe agregar una provisión a prueba de golpes.
No doble los contactos para evitar que el aislador se rompa, lo que afectaría la propiedad de sellado.
Cuando el usuario realiza un pedido del producto, los índices de rendimiento eléctrico detallados se referirán a la norma empresarial correspondiente.


Convertidor Sincro/Resolver a Digital
(Serie HSDC/HRDC211)

1. Características (consulte la Fig. 1 para ver la vista exterior y la Tabla 1 para ver los modelos)
Frecuencia de excitación: 50 Hz, 400 Hz, 2,6 kHz
Resolución: 10 bits, 12 bits, 14 bits
Alta tasa de seguimiento
La entrada no estándar es ajustable a través de una resistencia externa o ajustada en el extremo de entrada del producto
Salida de voltaje de CC directamente proporcional a la velocidad angular
Compatible con la serie SDC1700 de American AD company
Tamaño: 79,4 × 66,7 × 11,8 mm2
Peso: 108g
Fig. 1 Vista exterior de la serie HSDC/HRDC211 Tabla 1  Modelos de productos

12 bits 14 bits
sincronizado resolver sincronizado resolver
HSDC2112-412 HRDC2112-418 HSDC2114-412 HRDC2114-418
HSDC2112-411 HRDC2112-414 HSDC2114-422 HRDC2114-414
HRDC 2112N HSDC2114-411 HRDC 2114N


2. Ámbito de aplicación
servosistema; sistema de antena; medición de ángulos; tecnología de simulación; control de artillería; control de maquinas herramientas industriales

3. Esquema
Esta serie es un sincronizador/resolver digital a convertidor de estructura modular con convertidor de aislamiento SCOTT de estado sólido incorporado, diseñado de acuerdo con el principio del servo tipo II, y puede realizar seguimiento y conversión continuos.
La potencia de funcionamiento es de ±15 V y +5 V CC. Hay dos tipos de señal de salida: señal de referencia y sincronización de tres líneas (convertidor SDC) o señal de referencia y resolución de cuatro líneas (convertidor RDC); la salida adopta códigos digitales paralelos de sistema binario.

4. Rendimiento eléctrico (Tabla 2, Tabla 3)

Tabla 2  Condiciones nominales y condiciones de funcionamiento recomendadas

máx. valor absoluto de calificación Tensión de alimentación Vs: ± 17,5V
Tensión de alimentación lógica: +7V
Rango de temperatura de almacenamiento: -65 ℃ ~ + 150 ℃
Condiciones de operación recomendadas Tensión de alimentación +Vs: ±15V
Tensión de alimentación lógica de 5V VL: ±5V
Valor efectivo de la tensión de referencia VRef: 11,8 V, 26 V, 115 V
Valor efectivo de la tensión de señal Vi: 11,8 V, 26 V, 90 V
Frecuencia de referencia f*: 50 Hz, 400 Hz, 2,6 kHz
Rango de temperatura de funcionamiento TA: 0~70 ℃, -40~+85 ℃
Nota: * indica que se puede personalizar según los requisitos del usuario.

5. Principio de funcionamiento
La señal de entrada sincronizada (o señal de entrada del resolver) se convierte en la señal ortogonal a través del aislamiento diferencial interno:
V1-KE0sinθ senωt，V2-KE0cosθ senωt

Tabla 3  Características eléctricas
Características HRDC/HSDC2110 HRDS/HSDC2112 HRDC/HSDC2114 Unidad Observaciones
±10% de fluctuación de señal y voltaje de referencia
Exactitud ±10% de fluctuación de la frecuencia de operación ±22 ±8,5 ±5,3 Minuto angular
±5% de fluctuación de la fuente de alimentación
5 (50Hz) 5 (50Hz) 1,38 (50 Hz)
Velocidad de seguimiento 36 (400Hz) 36 (400Hz) 12 (400 Hz) r/s
75 (2,6 kHz) 75 (2,6 kHz) 25 (2,6 kHz)
Resolución Código digital paralelo binario 10 12 14 poco
Señal y frecuencia de referencia 50, 400, 2.6k Hz Opcional
Valor efectivo de la tensión de entrada de referencia 11.8, 26, 90 V Opcional
Valor efectivo de la tensión de entrada de referencia 11.8, 26, 115 V Opcional

Impedancia de entrada de señal señal de 90V de un solo extremo 100 kΩ
Diferencial 200 kΩ
señal de 26V de un solo extremo 28 kΩ
Diferencial 56 kΩ
señal de 11,8 V de un solo extremo 13 kΩ
Diferencial 26 kΩ

Impedancia de entrada de referencia referencia 115V de un solo extremo 127 kΩ
Diferencial 254 kΩ
referencia 26V de un solo extremo 28 kΩ
Diferencial 56 kΩ
referencia de 11,8 V de un solo extremo 13 kΩ
Diferencial 26 kΩ

Respuesta de paso 50Hz 1500 máx.
ms
400Hz 125 máx.
2,6 kHz 75 máx.
Tensión de alimentación +VS +15V 18
mA

-VS +15V 18
VL +5V 2
Ocupado Ancho de pulso 200~600 ns
Señal Capacidad de carga 3máx TTL
Salida digital VOH 2.4min V
VOLUMEN 0,4 máx. V
Capacidad de carga 3máx TTL

Donde, θ es el ángulo de entrada simulado.
La señal ortogonal se multiplica por el ángulo digital binario φ en el contador reversible interno en el multiplicador de la función seno-coseno y se obtiene una función de error:
KE0senθ cosφ senωt-KE0cosθ senφ sinωtu003dKE0sen(θ-φ) senωt
Las señales se envían al oscilador controlado por voltaje después de la amplificación, la discriminación de fase y la filtración de integración, si θ-φ≠0, el oscilador controlado por voltaje emitirá un pulso para cambiar los datos en el contador reversible, hasta que θ-φ se vuelva cero dentro de la precisión de el convertidor, durante este proceso, el convertidor rastrea el cambio del ángulo de entrada θ todo el tiempo. Para conocer el principio de funcionamiento, consulte la Fig. 2.
Función de transferencia: los siguientes son parámetros para la función de transferencia de HSDC2112 y HSDC2114 (400 Hz), para otros modelos, comuníquese directamente con el fabricante.
Fig.2 Diagrama de bloques para el principio de funcionamiento del convertidor
HSDC2112 (400Hz)
θfuera(S)/θentrada(S)u003d
HSDC2114 (400Hz)
θfuera(S)/θentrada(S)u003d
(1) Transferencia de datos
Hay dos métodos para leer los datos válidos del convertidor de la siguiente manera:
modo (lectura síncrona):
Establecido en la lógica "0", en este momento, el convertidor dejará de rastrear. Espere 1 µs, los datos de salida se estabilizan. Lea los datos, en este momento, los datos leídos son los datos válidos en este momento (con un retraso de 1 µs). Establecido en la lógica "1", en este momento, el convertidor comenzará a rastrear nuevamente para prepararse para leer los siguientes datos válidos.
Modo ocupado (lectura asíncrona):

En el caso del modo de lectura asíncrono, si la lógica es "1" o está vacante, el bucle interno del convertidor siempre está en estado de seguimiento. Si el lazo interno está en estado estable o si los datos de salida son válidos, debe determinarse a través del estado de la señal de Ocupado, cuando la señal de Ocupado está en un nivel alto, significa que los datos están bajo conversión, y los datos en este momento son datos no válidos inestables; cuando la señal de ocupado está en un nivel bajo, los datos en este momento son datos válidos estables y se pueden leer. En el modo de lectura asíncrono, la salida Ocupada es un tren de pulsos de nivel TTL, el ancho entre ellos está relacionado con la velocidad de rotación, consulte la tabla de secuencia de tiempo 3 para la transferencia de datos.

Fig.3 Gráfico de secuencia de tiempo de la transferencia de datos

(2) Modo de atenuación de la señal de entrada
Si el sincro o resolver que usó el usuario no es estándar, para que el voltaje de la señal de entrada y el voltaje de excitación de entrada coincidan con los valores nominales del convertidor, el usuario puede adoptar el método de resistencia de atenuación externa conectada en serie, es decir, para cada 1 V superior al valor nominal, conecte una resistencia de 1,1 kΩ en serie en el extremo de entrada correspondiente. Al usar el convertidor, la resistencia en serie en cada terminal se seleccionará y suministrará con precisión, y se adoptará material de resistencia del mismo lote para garantizar la precisión de conversión del convertidor dentro del amplio rango de temperatura, por cada 0,1 % de la coincidencia. El error de la resistencia en serie generará un error de conversión de 1,7 minutos angulares.
El fabricante recomienda que es preferible notificar al fabricante para personalizar el sincro o resolver no estándar según los parámetros requeridos cuando el usuario los use.

6. Curva MTBF (Fig. 4)




Fig. 4 Curva MTBF-temperatura
(Nota: según GJB/Z299B-98, buen estado del terreno previsto) 7. Designación de clavijas (Fig. 5, Tabla 4)


Nota: ① la estructura anterior es adecuada para HRDC2114
② Para SDC, sin pin S4.
③ Para dispositivos de 12 bits, sin pines 13 y 14, para dispositivos de 10 bits, sin pines 11, 12, 13 y 14.
Fig. 5  Pasadores (vista superior)

Tabla 4 Designación de pines
Clavo Símbolo Función Clavo Símbolo Función
1 D1 Bit de salida digital 1 (MSB) 15 Vel Salida de voltaje de velocidad angular
2 D2 bit de salida digital 2 16 S4 Entrada de señal
3 D3 Salida digital bit 3 17 S3 Entrada de señal
4 D4 Salida digital bit 4 18 S2 Entrada de señal
5 D5 Bit de salida digital 5 19 S1 Entrada de señal
6 D6 Bit de salida digital 6 20 Ocupado Salida de señal de ocupado
7 D7 Bit de salida digital 7 21 Inhibir entrada de señal
8 D8 Bit de salida digital 8 22 +15V +15V de potencia
9 D9 Bit de salida digital 9 23 TIERRA TIERRA
10 D10 Salida digital bit 10 (LSB de 10 bits) 24 -15V -15V de potencia
11 D11 Bit de salida digital 11 25 +5V +5V de potencia
12 D12 Salida digital bit 12 (LSB de 10 bits) 26 RLo Extremo inferior de entrada de señal de referencia
13 D13 Bit de salida digital 13 27 RHola Extremo inferior de entrada de señal de referencia
14 D14 Salida digital bit 14 (LSB de 10 bits)
Notas: ① Fuente de alimentación: +15 V, +5 V, GND.
② Salida digital binaria: 10 bits, 12 bits y 14 bits, respectivamente.
③ RHi, RLo: entrada de señal de excitación.
④ S1, S2, S3 y S4: entrada de señal de sincronizador o resolver. (S4 no se usa para sincronizador)
⑤ Vel: señal de velocidad. Es una señal de voltaje, cuyo valor es proporcional a la velocidad de rotación angular del eje.
⑥ Ocupado: señal de ocupado. Indica si los datos del convertidor están en estado de actualización. Cuando Ocupado está en un nivel alto, indica que el convertidor está realizando una conversión de datos, la salida de datos en este momento no es válida; cuando Ocupado está en un nivel bajo, los datos en el convertidor son estables y la salida de datos en este momento es válida.
⑦ : Esta es una señal de inhibición externa. Mediante esta señal, se puede controlar el estado de seguimiento interno, cuando es lógico "1", el convertidor está en estado de seguimiento normal en el interior, en este momento, la señal de ocupado indica si los datos de salida son válidos o no, cuando es lógico "0 ”, el convertidor deja de rastrear el estado temporalmente, los datos de salida permanecen estables y son los datos de salida válidos. Cuando es la lógica "1", el convertidor comenzará a rastrear nuevamente (el tiempo de recuperación máximo es aproximadamente igual al tiempo de respuesta de paso máximo). Este pasador se ha levantado por dentro.

8. Tabla de valores de peso (Tabla 5)
Tabla 5  Tabla de valores de peso
Poco Ángulo Poco Ángulo Poco Ángulo
1 (MSB) 180.0000 6 5.6250 11 0.1758
2 90.0000 7 2.8125 12 (para LSB de 12 bits) 0.0879
3 45.0000 8 1.4063 13 0.0439
4 22.5000 9 0.7031 14 (para LSB de 14 bits) 0.0220
5 11.2500 10 (para LSB de 10 bits) 0.3516

9. Diagrama de conexión para una aplicación típica (Fig. 6)
(1) Conexión del convertidor
±15V, +5V y GND se conectarán a los pines correspondientes en el convertidor, tenga en cuenta que las polaridades de la fuente de alimentación deben ser correctas, de lo contrario, el convertidor puede dañarse. Se recomienda conectar un condensador de derivación de 0,1 μF y 6,8 μF en paralelo entre cada terminal de la fuente de alimentación y tierra.
Las entradas de señal deben corresponder con la fase de excitación, su fase es la siguiente:
RHi~RLo: VRsinωt
Para la sincronización:
Para S1~S3: sinθ sinωt
Para S3~S2: sin(θ+120o) sinωt
Para S2~S1: sen(θ+240o) senωt

Para el resolutor:
S1~S3为： senθ senωt
S2~S4为： cosθ senωt

Fig. 6 Diagrama de conexión para una aplicación típica

Nota: no se permite conectar ninguna señal de entrada de RHi, RLo, S1, S2, S3 y S4 a otros pines por temor a dañar el dispositivo.
(2) Interfaz con la computadora
Para evitar la recopilación de datos durante un nivel alto del pulso Ocupado y para garantizar la adquisición de datos válidos, se puede adoptar la conexión de la Fig. 7:
(3) Aplicación del convertidor
Además de usarse directamente en la medición precisa del ángulo de rotación del sincronizador o resolver, el convertidor de ángulo del eje también puede constituir un sistema de medición de dos velocidades u otro sistema de control de medición digital de mayor precisión.
Además de usarse directamente en la medición precisa del ángulo de rotación del sincronizador o resolver, el convertidor de ángulo del eje también puede constituir un sistema de medición de dos velocidades u otro sistema de control de medición digital de mayor precisión.
La figura 8 es un ejemplo de un sistema de dos velocidades compuesto por el convertidor. El sistema de dos velocidades establecido sobre el principio de combinación de medición gruesa y precisa tiene una mayor precisión de conversión, la figura muestra el sistema de conversión de dos velocidades compuesto por dos sincronizadores (o resolvers) acoplados a través de la caja de cambios, dos convertidores SDC y un dos -Velocidad del procesador HTSL19, su salida alcanza los 19 bits.


Fig.7 Un circuito de interfaz de computadora externa factible

Fig.8 Aplicación del sistema de dos velocidades de SDC

La figura 9 muestra un servosistema de control digital. Utiliza el circuito de retroalimentación negativa del control digital constituido por SDC para lograr un control de precisión del ángulo de rotación.

10. Especificaciones del paquete (unidad: mm) (Fig. 10)

Fig.9 Servosistema de control digital
Fig.10 Vista exterior del paquete

11. Clave de numeración de piezas (Fig. 11)

Fig.11 Clave de numeración de piezas

Nota: cuando la tensión de señal anterior y la tensión de referencia (Z) no sean estándar, se darán de la siguiente manera:


(por ejemplo, el voltaje de referencia de 5 V y el voltaje de la señal de 3 V se expresan como -5/3)
Precauciones de uso
Suministre energía correctamente, durante el encendido, conecte con precisión los polos positivo y negativo de energía para evitar el agotamiento.
Durante el montaje, la parte inferior del producto debe ajustarse estrechamente a la placa de circuito para evitar daños en las clavijas y, si es necesario, se debe agregar una provisión a prueba de golpes.
Cuando el usuario realiza un pedido del producto, los índices de rendimiento eléctrico detallados se referirán a la norma empresarial correspondiente.

Convertidor Sincro/Resolver a Digital
(Serie HSDC/HRDC27)
1. Características (consulte la Fig. 1 para ver la vista exterior y la Tabla 1 para ver los modelos)
Resolución: 12 bits, 14 bits
Alta tasa de seguimiento
Integración híbrida, paquete de caja de metal
Salida de pestillo de tres estados
Con salida de señal de velocidad Vel
Incompletamente compatible con la serie AD1740
Tamaño: 45,39 × 29,0 × 7,2 mm2
Peso: 26g
Fig. 1 Vista exterior de la serie HSDC/HRDC27 Tabla 1  Modelos de productos

12 bits 14 bits
sincronizado resolver sincronizado resolver
HSDC2742 -412 HRDC2742 -414 HSDC2754 -612 HRDC2754 -414
HRDC2742 -418 HRDC2754 -418
HRDC2742 -618 HRDC2754 -618
HRDC2754 -666
HRDC2754 -614


2. Ámbito de aplicación
servosistema; sistema de antena; medición de ángulos; tecnología de simulación; control de cañones; control de maquinas herramientas industriales

3. Esquema
La serie HSDC/HRDC27 es el convertidor digital de sincronización/resolución para el seguimiento continuo del servobucle de tipo II, enclava y emite en paralelo datos codificados en binario natural de 12 bits o 14 bits con un paquete de metal dual en línea de 32 líneas, presenta el ventajas de volumen pequeño, peso ligero y alta confiabilidad, etc., se aplica ampliamente en sistemas de control automático como sistemas de radar, sistemas de navegación, etc.
La potencia de funcionamiento es de +15 V y +5 V CC. Las señales de entrada se dividen en dos tipos: señal de sincronización y excitación de 3 líneas (convertidor SDC) o señal de resolución y excitación de 4 líneas (convertidor RDC) La salida es un código digital paralelo binario. Tabla 2  Condiciones nominales y condiciones de funcionamiento recomendadas


máx. valor absoluto de calificación Tensión de alimentación Vs: ± 17,25 V
Voltaje lógico VL: +5.5V
Rango de temperatura de almacenamiento: -55 ℃ ~ 125 ℃
Condiciones de operación recomendadas Tensión de alimentación Vs: ±15V
Tensión de alimentación VL: +5V
Valor efectivo de la tensión de referencia VRef: ±10% del valor nominal
Valor efectivo de la tensión de señal Vi: ±5% del valor nominal
Frecuencia de referencia f*: 50Hz~2.6kHz
Rango de temperatura de funcionamiento TA: -40~+85℃，-55~+105℃
Nota: * indica que se puede personalizar según los requisitos del usuario.

4. Rendimiento técnico (Tabla 2, Tabla 3)
Tabla 3  Características eléctricas

Características HSDC/HRDC2742 Estándar militar empresarial (Q/HW30859-2006) HSDC/HRDC2754 Estándar militar empresarial (Q/HW30832-2006) Unidad Observaciones
Rendimiento del convertidor Exactitud ±8,5 ±5,3 Minuto angular
Velocidad de seguimiento 25 (min) 12 (minuto) rps A 400 Hz de excitación
Resolución 12 14 poco
Señal y frecuencia de referencia 50~2600 50~2600 Hz Opcional*
Voltaje de entrada de señal 11.8, 26, 90 11.8, 26, 90 V Opcional**
Voltaje de entrada de referencia 11.8, 26, 115 11.8, 26, 115 V Opcional**
Respuesta de paso 100 150 ms
Constante de aceleración 82000 39000 s-2
El consumo de energía 0,86 máx. 1,3 máx. W
Ancho de pulso ocupado 1 máx. 1 máx. µs
Capacidad de carga de salida digital 2 máx. 2 máx. TTL
Notas: * Para el convertidor con otra frecuencia de funcionamiento, como 50 Hz, 2 kHz, etc., sus parámetros dinámicos son diferentes y se pueden proporcionar según las necesidades del usuario;
** indica que se puede personalizar según los requisitos del usuario.

5. Principio de funcionamiento (Fig. 2)
La señal de entrada sincronizada (o señal de entrada del resolver) se convierte en la señal ortogonal a través del aislamiento diferencial interno:
V1u003dKE0sinθ sinωt，V2u003dKE0cosθ sinωt
Donde, θ es el ángulo de entrada simulado.
Estas dos señales y el ángulo digital φ del contador reversible interno se multiplican en el multiplicador de funciones seno y coseno y se tratan los errores:
KE0senθ cosφ senωt-KE0cosθ senφ sinωtu003dKE0sen(θ-φ) senωt
Las señales se envían al oscilador controlado por voltaje después de la amplificación, discriminación de fase, filtración de integración, si θ-φ≠0, el oscilador controlado por voltaje cambia los datos en el contador reversible con los pulsos de salida hasta que θ-φ se vuelve cero dentro de la precisión del convertidor, durante este proceso, el convertidor rastrea el cambio del ángulo de entrada θ todo el tiempo.


Fig.2  Diagrama de bloques para el principio de funcionamiento

Función de transferencia del convertidor

Función de circuito cerrado

Método de transferencia de datos y secuencia de tiempo
Hay dos métodos para leer los datos efectivos en el convertidor: lectura síncrona y lectura asíncrona.
(1) Modo de inhibición (lectura síncrona):
R: el convertidor está conectado con un bus de 16 bits. Bysel está conectado con la lógica "1".
está configurado en "0" lógico desde "1" lógico (bloqueo de datos), espere 1 μs; configurado en la lógica "0", el pestillo dentro del convertidor permite la salida de datos; leer datos de 12 o 14 bits; configure Inhibir en "1" lógico para estar listo para leer los siguientes datos válidos (consulte el diagrama de secuencia de tiempo para la transferencia de 16 bits).
B: el convertidor está conectado al bus de 8 bits, los bits D1 ~ D8 están conectados al bus de datos y el resto está vacío.
está configurado en "0" lógico desde "1" lógico (bloqueo de datos), espere 1 μs; configurado en la lógica "0", los datos del pestillo dentro del convertidor permiten la salida; si Byse1 se establece en "1" lógico, el convertidor lee directamente los datos de 8 bits más altos, si Byse1 se establece en "0" lógico, el convertidor lee los bits restantes, agrega automáticamente cero para los bits incompletos; configúrelo en la lógica "1" para prepararse para leer los siguientes datos válidos (consulte la Fig. 3 y la Fig. 4 para ver la secuencia de tiempo de transferencia de 8 bits).



Fig. 3 Diagrama de secuencia de tiempo de transferencia de bus de 16 bits

Fig. 4 Diagrama de secuencia de tiempo de transferencia de bus de 8 bits

(2) Modo ocupado (lectura asíncrona)
En el modo de lectura asíncrono, se establece en "1" lógico o está vacante, si el bucle interno está en estado estable o si los datos de salida son válidos se determinará a través del estado de la señal Ocupado Ocupado. Cuando la señal de ocupado está en un nivel alto, indica que los datos se están convirtiendo y los datos en este momento son datos inestables e inválidos; cuando la señal de ocupado está en un nivel bajo, indica que se completó una conversión de datos, los datos en este momento son estables y válidos y se pueden leer. Una vez que se produce un nivel alto en Ocupado durante la lectura, la lectura de este tiempo no es válida. En el modo de lectura asíncrono, la salida Ocupada es un tren de pulsos de nivel TTL, el ancho entre ellos está relacionado con la velocidad de rotación. Del mismo modo, también hay dos métodos de uso de bus de 8 bits y bus de 16 bits, en caso de una salida de datos válida, la lectura de datos también se controla mediante, consulte el diagrama de secuencia de tiempo para la transferencia de datos (Fig. 5 y Fig. 6)



Fig5 Diagrama de secuencia de tiempo para transferencia de bus de 16 bits

Fig.6 Diagrama de secuencia de tiempo para transferencia de bus de 8 bits

6. Curva MTBF (Fig. 7)

Fig. 7 Curva MTBF-temperatura 7. Designación de clavijas (Fig. 8, Tabla 3)





Fig. 8 Pines (vista inferior)
(Nota: según GJB/Z299B-98, buen estado del terreno previsto)

Tabla 3 Designación de pines
Clavo Símbolo Función Clavo Símbolo Función
1~14 D1~D14 Salida digital 24 bisel Selección de bits
15 RLo Entrada de señal de excitación 25 NC dejar desconectado
16 RHola Entrada de señal de excitación 26 puerta de datos
17 S4 Entrada de señal 27 Ocupado Salida de pulso ocupado
18 S3 Entrada de señal 28 Control de bloqueo de datos
19 S2 Entrada de señal 29 +15V Energía
20 S1 Entrada de señal 30 TIERRA Tierra de energía
21 NC dejar desconectado 31 -15V Energía
22 Vel Salida de voltaje de velocidad 32 +5V Energía
23 Caso terreno del caso
Notas: ① Para el convertidor de 12 bits, deje los pines 13 y 14 sin conectar.
② Para el convertidor SDC, deje el pin 17 desconectado.
③ Fuente de alimentación: ± 15 V, + 5 V, GND, la alimentación no se debe conectar a la inversa, de lo contrario, los dispositivos se dañarán.
④ Salida digital binaria: se divide en salida de 12 y 14 bits.
⑤ RHi, RLo: entrada de señal de excitación.
⑥ S1, S2, S3, S4: entrada de señal de sincro/resolver (S4 se deja desconectado para sincro).
⑦ Ocupado: señal de ocupado
Esta señal indica si la salida del número binario del convertidor es válida o no. Cuando Ocupado está en un nivel alto, indica que el convertidor está realizando una conversión de datos, la salida de datos en este momento no es válida; cuando Ocupado está en un nivel bajo, los datos en el convertidor han sido estables y la salida de datos en este momento es válida.
⑧ Puerta de datos
Este pin es el pin de entrada de la lógica de control, su función es enviar datos al convertidor para realizar un control de tres estados. El nivel bajo es válido, los datos de salida del convertidor ocupan el bus de datos. Cuando está en un nivel alto, el pin de salida de datos del convertidor está en tres estados, el dispositivo no ocupa el bus.
⑨  Control de bloqueo de datos (señal de inhibición)
Este pin es el pin de entrada de la lógica de control, su función es enviar datos externamente al convertidor para realizar un control opcional de bloqueo o derivación.
A alto nivel, los datos de salida del convertidor se emiten directamente sin enclavamiento; a bajo nivel, los datos de salida del convertidor se bloquean, los datos no se actualizan, pero el bucle interno no se interrumpe y el seguimiento funciona todo el tiempo. tiene una resistencia pull-up conectada dentro del convertidor (si el dispositivo usa el bus de datos, es decir, cuando emite los datos depende del estado de).
⑩ Byse1: fin de selección de bit
Este es un extremo de control especialmente diseñado para conectar el convertidor con datos de 8 bits o bus de datos de 16 bits. Cuando el convertidor está conectado con un bus de datos de 16 bits, Byse1 se levanta internamente, el convertidor puede generar directamente datos de 12 o 14 bits; cuando el convertidor está conectado con un bus de datos de 8 bits, Byse1 está en un nivel alto, el convertidor emite datos de 8 bits más altos (D1 ~ D8), cuando Byse1 está en un nivel bajo, el convertidor emite datos de los bits restantes (copiando los datos de los bits restantes al bit D1~D8), y automáticamente llena cero para los datos de bits cortos. Cabe señalar que solo es necesario conectar D1 ~ D8 cuando el convertidor está conectado con un bus de datos de 8 bits, otros pines de datos se dejan sin conectar.

8. Tabla de valores de peso (Tabla 4)
Tabla 4  Tabla de valores de peso
Poco Ángulo Poco Ángulo Poco Ángulo
1 (MSB) 180.0000 6 5.6250 11 0.1758
2 90.0000 7 2.8125 12 (para LSB de 12 bits) 0.0879
3 45.0000 8 1.4063 13 0.0439
4 22.5000 9 0.7031 14 (para LSB de 14 bits) 0.0220
5 11.2500 10 0.3516

9. Diagrama de conexión para una aplicación típica (Fig. 9)
Además de usarse directamente en la medición precisa del ángulo de rotación del sincronizador o resolver, el convertidor de ángulo del eje también puede constituir un sistema de medición de dos velocidades u otro sistema de control de medición digital de mayor precisión. La figura 9 es un ejemplo de un sistema de dos velocidades compuesto por el convertidor. El sistema de dos velocidades establecido sobre el principio de combinación de medición gruesa y precisa tiene una mayor precisión de conversión, la Fig. 9 muestra el sistema de conversión de dos velocidades compuesto por dos sincronizadores (o resolvers) acoplados a través de la caja de cambios, dos convertidores SDC y un Procesador de dos velocidades HTSL19, su salida alcanza los 19 bits.

Fig. 9 Aplicación del sistema de dos velocidades de SDC

10. Especificaciones del paquete (unidad: mm) (Fig. 10)


Fig.10 Especificación del paquete

Tabla 5 Materiales de la caja
modelo de caso Encabezamiento revestimiento de cabecera Cubrir revestimiento de cubierta Material de los pines Recubrimiento de pines Estilo de sellado Observaciones
UP4529-32a Kovar (4J29) Au Aleación Fe-Ni (4J42) Au Kovar (4J29) Au Embalaje combinado El revestimiento del pin 23 es Au
Nota: la temperatura de los pines de soldadura no debe exceder los 300 ℃ en 10 s.

11. Clave de numeración de piezas (Fig. 11)


Fig.11 Clave de numeración de piezas

Nota: cuando la tensión de señal anterior y la tensión de referencia (Z) no sean estándar, se darán de la siguiente manera:

(por ejemplo, la tensión de referencia de 5 V y la tensión de señal de 3 V se expresarán como -5/3)

Precauciones de uso
Suministre energía correctamente, durante el encendido, conecte con precisión los polos positivo y negativo de energía para evitar el agotamiento.
Conexión del convertidor
±15V, +5V y GND se conectarán a los pines correspondientes en el convertidor, tenga en cuenta que las polaridades de la fuente de alimentación deben ser correctas, de lo contrario, el convertidor puede dañarse. Se recomienda conectar una capacitancia de derivación de 0,1 μF y 6,8 μF en paralelo entre cada terminal de la fuente de alimentación y tierra. La señal y la fuente de excitación pueden conectarse a S1, S2, S3 y S4 y RHi y RLo terminan con un error del 5 %. Solo es necesario conectar D1 ~ D8 cuando el convertidor está conectado con un bus de datos de 8 bits, otros pines de datos quedan vacíos.
Cuando el convertidor está conectado al bus de datos de 16 bits, D1~D14 o (D1~D12) estarán todos conectados.
La señal de entrada debe coincidir con la fase de la excitación para que puedan conectarse correctamente con el convertidor, sus fases son las siguientes:
RHi~RLo: VRsinωt
Para la sincronización:
Para S1~S3: sinθ sinωt
Para S3~S2: sin(θ+120o) sinωt
Para S2~S1: sen(θ+240o) senωt
Para el resolutor:
Para S1~S3: sinθ sinωt
Para S2~S4: cosθ senωt
Nota: no se permite conectar ninguna señal de entrada de RHi, RLo, S1, S2, S3 y S4 a otros pines por temor a dañar el dispositivo.
Durante el montaje, la parte inferior del producto debe ajustarse estrechamente a la placa de circuito para evitar daños en las clavijas y, si es necesario, se debe agregar una provisión a prueba de golpes.
Cuando el usuario realiza un pedido del producto, los índices de rendimiento eléctrico detallados se referirán a la norma empresarial correspondiente.


Convertidor R/D (H2S80)

1. Características (consulte la Fig. 1 para ver la vista exterior y la Tabla 1 para ver los modelos)
Resolución opcional de 10, 12, 14 y 16 bits
Tasa de seguimiento: máx. 1040 r/s
Parámetros dinámicos: diseñado por el usuario
Alta impedancia de entrada, salida de pestillo de tres estados
Paquete DDIP sellado de metal resistente a la niebla salina de 40 hilos
Compatible con la serie ADC2S80 de American AD company

Tamaño: 53 × 20 × 5,3 mm2
Peso: 18g
Fig. 1 Vista exterior del H2S80 2. Ámbito de aplicación
servosistema de misiles; sistema electrónico de control de vuelo; sistema de control de radar; sistema de navegación para barcos; monitoreo de antena; sistema de control de artillería; máquinas herramienta de control numérico (CNC); sistema de robots

3. Esquema
El convertidor R/D de seguimiento continuo de bucle servo H2S80 tipo II está diseñado y fabricado mediante la adopción del proceso MCM, el dispositivo kernel es el chip especial desarrollado de forma independiente por nuestra empresa, la disposición de pines es compatible con el producto AD2S80 de la empresa estadounidense AD, 10, 12, Salida de pestillo de datos binarios naturales paralelos de 14 y 16 bits (resolución opcional), paquete de caja hermética de metal DIL de 40 líneas, tiene las ventajas de alta precisión, bajo consumo de energía, volumen pequeño, peso ligero y alta confiabilidad, etc., y puede ser Ampliamente utilizado para el control electrónico de sistemas como aviones, barcos, artillería, misiles, radares, tanques, etc. Tabla 1  Condiciones nominales y condiciones de funcionamiento recomendadas



máx. valor absoluto de calificación Tensión de alimentación lógica VL: 7V
Tensión de alimentación Vs: ± 13,5V
Voltaje de señal Vi: 2V±20%
Voltaje de referencia: VRef: 2V±20%
Frecuencia de funcionamiento f: 50~20000Hz
Temperatura de almacenamiento Tstg: 65~150℃


Condiciones de operación recomendadas Tensión de alimentación lógica VL: 5±0,5 V
Tensión de alimentación Vs: ±12±0,75V
Voltaje de señal Vi: 2V±10%
Voltaje de referencia: VRef: 2V±10%
Frecuencia de funcionamiento f: 50~20000Hz
Rango de temperatura de funcionamiento (TA): 55 ~ 125 ℃


4. Características eléctricas (Tabla 1, Tabla 2)

Tabla 2  Características eléctricas
Características H2S80 Unidad Características H2S80
Estándar militar empresarial (Q/HW30974-2007) Unidad
Resolución Opcional de 10, 12, 14 y 16 bits
±21 minutos+1LSB(10 bits) Voltaje de señal 2V±10% V
±8 minutos+1LSB(12 bits) Voltaje de referencia 2V±10% V
Exactitud ±4 minutos+1LSB(14 bits) poco Nivel de entrada digital Compatible con TTL
±2 minutos+1LSB(16 bits)
Velocidad de seguimiento 0~1040 (10 bits) r/s Nivel de salida digital Lógica alta ≥3.3
Lógica baja ≤0.7 V
0~260 (12 bits)
0~65 (14 bits)
0~16 (16 bits) Energía +12, 12, +5 V
Rango de frecuencia de funcionamiento 50~20000 Hz El consumo de energía 450 mW

5. Principio de funcionamiento (Fig. 2 y Fig. 3)
La señal de entrada de sincro (o resolver) se convierte en la señal ortogonal a través del aislamiento diferencial interno:
Vsin-KE0sin(ωt+α) sinθ        (sin)
Vcos-KE0sen(ωt+α) cosθ       (cos)

Donde, θ es el ángulo de entrada analógica.
Estas dos señales y el ángulo digital φ del contador reversible interno se multiplican en el multiplicador de funciones seno y coseno y se tratan los errores:
KE0sen(ωt+α) (senθ cosφ -cosθ senφ)
es decir, KE0sin(ωt+α) sin(θ-φ)
Se envía al oscilador controlado por voltaje después de la amplificación, la discriminación de fase y la filtración de integración, si θ-φ≠0, el oscilador controlado por voltaje emitirá los pulsos y el contador reversible los contará hasta que θ-φ se vuelva cero dentro de la precisión del convertidor. En este proceso, el convertidor rastrea el cambio del ángulo de entrada todo el tiempo.

Fig.2  Diagrama de bloques para el principio de funcionamiento

Modo de lectura:
Los siguientes dos métodos están disponibles para la transferencia de datos:
(1) modo
Después de 640 ns de lógica baja, los datos de salida son válidos y el convertidor realiza la transferencia de datos a través de Habilitar. Después de liberar Inhibir, el sistema generará automáticamente un pulso con un ancho igual al del pulso Ocupado para la actualización de datos.
(2) Modo busto:
En el flanco ascendente del pulso Ocupado, cuenta el contador reversible de tres estados; en el flanco descendente del pulso Ocupado, genera internamente un pulso de bloqueo con un ancho igual al del pulso Ocupado para actualizar los datos del bloqueo de tres estados, la secuencia de tiempo de la transferencia de datos se muestra en la Fig. 3, en otras palabras , después de 600ns de Busy logic low, la transferencia estable de datos es válida. En el proceso de lectura, una vez que se produce un nivel alto en Ocupado, la lectura de este tiempo no es válida. En el modo de lectura asíncrono, la salida Ocupada es un tren de pulsos de nivel CMOS, el ancho del pulso está relacionado con la velocidad de rotación.


Fig. 3 Diagrama de secuencia de tiempo para lectura de bus

6. Curva MTBF (Fig. 4)


Fig. 4 Curva MTBF-temperatura 7. Designación de clavijas (Fig. 5, Tabla 3)



Fig. 5 Pines (vista inferior)
(Nota: según GJB/Z299B-98, buen estado del terreno previsto)

Tabla 3 Designación de pines
Clavo Símbolo Función Clavo Símbolo Función Clavo Símbolo Función
1 referencia/yo Entrada de señal de referencia 15 D7 Salida digital 7 29 DG Tierra digital ⑧
2 demostración/yo Entrada de discriminador 16 D8 Salida digital 8 30 SC1 Entrada de selección de resolución ①
3 Acer/O Entrada de error de CA 17 D9 Salida digital 9 31 SC2
4 porque Entrada de señal de coseno 18 D10 Salida digital 10 32 NC dejar desconectado
5 AG Tierra analógica ⑧ 19 D11 Salida digital 11 33 Ocupado Salida de señal de ocupado ④
6 SG Señal de tierra ⑧ 20 D12 Salida digital 12 34 Dirección Salida de señal de dirección de conteo ⑤
7 pecado Entrada de señal sinusoidal 21 D13 Salida digital 13 35 Ripclk Salida de señal de bit cero ⑥
8 +VS +12V de potencia ⑦ 22 D14 Salida digital 14 36 -VS -12V de potencia ⑦
9 D1 Salida digital 1 (MSB) 23 D15 Salida digital 15 37 V co/I Entrada de oscilador controlada por voltaje
10 D2 Salida digital 2 24 D16 Bit de salida digital 16 (LSB) 38 Inter/yo Entrada del integrador
11 D3 Salida digital 3 25 +VL +5V de potencia ⑦ 39 Inter/O Salida del integrador
12 D4 Salida digital 4 26 Activar entrada de señal ② 40 Demostración/O Salida del discriminador
13① D5 Salida digital 5 27 NC dejar desconectado
14① D6 Salida digital 6 28 Entrada de señal estática ③
Nota: ① SC1 y SC2 para la entrada de selección de resolución, se han conectado internamente con una resistencia pull-up.
Resolución SC1 SC2
10 0 0
12 0 1
14 1 0
16 1 1
② habilita la entrada de señal, este pin es el pin de entrada lógica del control de activación de datos, su función es llevar a cabo un control externo de tres estados en los datos de salida del convertidor. El nivel bajo es válido, los datos de salida del convertidor ocupan el bus de datos. Cuando está en un nivel alto, el pin de salida de datos del convertidor aparece en un estado de alta impedancia, el dispositivo no ocupa el bus. El tiempo de retardo de activación y liberación es de 600 ns (máx.).
③ entrada de señal estática, este pin es el pin de entrada de la lógica de control de bloqueo de datos, su función es llevar a cabo el control de selección de bloqueo o derivación de los datos de salida del convertidor. A alto nivel, los datos de salida del convertidor se emiten directamente sin enclavamiento; a bajo nivel, los datos de salida del convertidor están bloqueados, los datos no se actualizan, pero el bucle interno no se interrumpe y el seguimiento funciona todo el tiempo, se ha conectado internamente con una resistencia pull-up. Después de 600 ns (máx.) de retraso del flanco descendente de la señal estática, los datos se estabilizan (ya sea que el dispositivo ocupe el bus de datos o no, es decir, cuándo emite los datos depende del estado de Habilitación).
④ Salida de señal "Ocupado", esta señal indica si la salida de código binario del convertidor es válida o no. Cuando Ocupado está en un nivel alto, indica que el convertidor está realizando una conversión de datos, la salida de datos en este momento no es válida; cuando Ocupado está en un nivel bajo, indica que los datos en el convertidor han sido estables y la salida de datos en este momento es válida, el ancho de pulso es de 400 ns.
⑤ Dirección: salida de señal de dirección de conteo, el nivel alto indica que el convertidor está agregando el conteo y el nivel bajo indica que el convertidor está deduciendo el conteo.
⑥ RIPCLK: salida de señal cero: cuando los datos de salida aumentan de "1" a "0", o los datos de salida disminuyen de "0" a "1", la salida es un pulso positivo, el ancho del pulso es de 200 μs .
⑦ Potencia: +VS
+12V de potencia
12mA
-VS -12V de potencia 18mA
+VL +5V de potencia 10mA

⑧ Tierra: la tierra analógica AG y la tierra digital DG deben conectarse externamente a la tierra de alimentación.

8. Diagrama de conexión para una aplicación típica (Fig. 6)

Fig. 6 Diagrama de conexión para una aplicación típica
(1) Configuración del filtro
15kΩ≤R1u003dR2≤56kΩ
C1u003dC2u003d (unidad R1: Ω; fRef es la frecuencia de la señal de la fuente de excitación, unidad: Hz)
(2) Ajuste de ganancia
R4u003d
EDCu003d160×10-3
u003d40×10-3
u003d10×10-3
u003d2.5×10-3 (resolución de 10 bits)
(resolución de 12 bits)
(resolución de 14 bits)
(resolución de 16 bits)

(3) Entrada de señal de referencia
R3u003d100kΩ
C3＞
(4) Ajuste de máx. tasa de seguimiento
T es el máx. tasa de seguimiento (unidad: r/seg), pero no debe exceder 1/16 de la frecuencia de referencia. Para que el producto esté al máximo. la tasa de seguimiento y el voltaje de velocidad angular alcanzan los 8 V, se requiere:
R6u003d
pu003d1024
u003d4096
u003d16384
u003d65536 (resolución de 10 bits)
(resolución de 12 bits)
(resolución de 14 bits)
(resolución de 16 bits) Tabla 4  Configuración de la tasa de seguimiento

Resolución Proporción de frecuencia de referencia a frecuencia de ancho de banda fBW
10 2,5: 1
12 4: 1
14 6:1
16 7,5: 1


(5) Configuración del bucle de selección de ancho de banda
La proporción seleccionada de frecuencia de referencia a la frecuencia de ancho de banda del producto no debe ser inferior a la especificada en la Tabla 4.
Por ejemplo: seleccione 50 Hz para una resolución de 14 bits y una frecuencia de referencia del producto de 400 Hz.
C4u003d (unidad de R6: kΩ)
C5u003d5×C4
R5u003d
(6) Configuración del filtro VCo
C6u003d470pF，R7u003d68Ω
(7) Puesta a cero
Para eliminar la desviación del cero del producto, se puede ajustar mediante el potenciómetro R9, el método es: cortocircuitar los pines 4 y 1 del producto, cortocircuitar los pines 7 y 6 (equivalente al ángulo de entrada 0o), regular el potenciómetro R9 para hacer que los datos de salida del producto sean todos cero.
Para la fuente de alimentación conectada a los pines +VS y -VS, su voltaje debe ser de ±12 V y no debe conectarse al revés. La potencia lógica digital VL está conectada a la ubicación de +5V. Entre la alimentación y la tierra, se debe conectar en paralelo un capacitor cerámico de 0.1 µF y un capacitor electrolítico de 6.8 µF.

9. Especificaciones del paquete (unidad: mm) (Fig. 7, Tabla 5 y 6)


Fig. 7 Vista exterior y dimensiones del paquete Tabla 5 Especificación del paquete

Símbolo Valor
mín. Nominal máx.
A 5.5
Φb 0.35 0,55
D 53.8
E 20.0
e 2.54
e1 15.24
L 5


Tabla 6 Materiales de la caja
modelo de caso Encabezamiento revestimiento de cabecera Cubrir revestimiento de cubierta Material de los pines Recubrimiento de pines Estilo de sellado Observaciones
UP5320-40 4J42 recubrimiento de níquel 4J42 Recubrimiento de Ni químico 4J42 Recubrimiento de oro Embalaje combinado Base más tres perlas de vidrio sólido
Nota: la temperatura de los pines de soldadura no debe exceder los 300 ℃ en 10 s.

10. Clave de numeración de piezas (Fig. 8)


Fig. 8 Clave de numeración de piezas

Precauciones de uso
Suministre energía correctamente, durante el encendido, conecte con precisión los polos positivo y negativo de energía para evitar el agotamiento.
Durante el montaje, la parte inferior del producto debe ajustarse estrechamente a la placa de circuito para evitar daños en las clavijas y, si es necesario, se debe agregar una provisión a prueba de golpes.
No doble los contactos para evitar que el aislador se rompa, lo que afectaría la propiedad de sellado.
Cuando el usuario realiza un pedido del producto, los índices de rendimiento eléctrico detallados se referirán a la norma empresarial correspondiente.


Convertidor Sincro/Resolver a Digital
(Serie HSDC/HRDC1459)

1. Características (consulte la Fig. 1 para ver la vista exterior y la Tabla 1 para ver los modelos)
Conversión de aislamiento diferencial interno
resolución de 16 bits
Precisión: 2 minutos angulares
Salida de pestillo de tres estados
Alta velocidad de seguimiento continuo
Paquete DDIP sellado de metal resistente a la niebla salina de 36 hilos
Pin-To-Pin compatible con el modelo SDC14560 de la empresa DDC
Tamaño: 48,2 × 20 × 5,3 mm3; peso: 17g
Fig.1 Vista exterior de la serie HSDC/HRDC1459

2. Ámbito de aplicación
Sistema de control servo militar; monitoreo de antena; sistema de control de radar; sistema de navegación para buques de guerra; sistema de control de cañones; sistema de instrumentos de vuelo; sistema electrónico de aviación; máquina de control numérico computarizado (CNC); tecnología de robots

3. Esquema
El convertidor de sincro/resolver a digital de la serie HSDC/HRDC1459 es un dispositivo de conversión integrado híbrido para el seguimiento continuo diseñado según el principio del servo modelo II. Los productos de esta serie están diseñados y fabricados por el proceso MCM, los elementos centrales adoptan un chip especial desarrollado de forma independiente por nuestro instituto. La disposición de pines es compatible con los productos de la serie SDC14560 de la compañía estadounidense DDC, salida de pestillo de datos de código binario natural paralelo de 16 bits, paquete de metal totalmente sellado DIP de 36 hilos, tiene las ventajas de alta precisión, pequeño volumen, bajo consumo de energía, peso ligero y alta confiabilidad, etc., y puede ser ampliamente utilizado en importantes armas estratégicas y tácticas, como aviones, buques de guerra, cañones, misiles, radares, tanques, etc.

4. Rendimiento eléctrico (Tabla 1, Tabla 2)
máx. valor absoluto de calificación Tensión de alimentación lógica VL: +7V
Tensión de alimentación Vs: ± 17,5V
Tensión de señal Vi: valor nominal ±20%
Tensión de referencia VRef: valor nominal ±20%
Frecuencia de trabajo f: valor nominal ±20%
Temperatura de almacenamiento Tstg: -65~150℃
Condiciones de operación recomendadas Tensión de alimentación lógica VL: 5±0,5 V
Tensión de alimentación Vs: ¡À15¡À0,75 V
Tensión de señal Vi: valor nominal ±10%
Tensión de referencia VRef: valor nominal ±10%
Frecuencia de trabajo f*: valor nominal ±10%
Rango de temperatura de funcionamiento (TA): -55~125℃
Nota: * indica que se puede personalizar según los requisitos del usuario.
Tabla 2  Características eléctricas
Características Condición
(VSu003d±15V, VLu003d+5V) Serie HSDC14569
Estándar militar (Q/HW20725-2006)
mín. máx.
Resolución Código digital paralelo binario 16 bits
Exactitud ±10% del voltaje de la señal, voltaje de referencia y rango de fluctuación de la frecuencia de operación -2 minutos angulares +2 minutos angulares
Rango de frecuencia de referencia 50Hz 2600Hz
Rango de voltaje de referencia 2V 115V
Impedancia de entrada de referencia 4.4kΩ 129,2 kΩ
Rango de voltaje de la señal 2V 90V
Impedancia de entrada de señal 4.4kΩ 102,2 kΩ
Desplazamiento de fase de señal/referencia -70o +70o
Nivel lógico de entrada Lógica “1” ≥3.3V Lógico “0” ≤0.8V
aporte 0 0,8 V
aporte 0 0,8 V
aporte 0 0,8 V
Nivel lógico de salida Lógica “1” ≥3.3V Lógico “0” ≤0.8V
Salida de código de ángulo digital Lógica “1” ≥3.3V Lógico “0” ≤0.8V
Conversión de salida de señal de ocupado (CB) 200ns 600ns
Salida de bit de detección de fallas El "0" lógico indica falla
Capacidad de carga 3TTL
Velocidad de seguimiento 2,5 r/s
Constante de aceleración 12500
Tiempo de estabilización 850ms
Salida de voltaje de velocidad angular (Vel) -10V +10V

Actual vsu003d+15V 10mA
Vsu003d-15V 15mA
VLu003d+5V 20mA

5. Respuesta escalonada
Cuando ocurre un paso en la señal de entrada o en el encendido inicial, la respuesta se inhibirá debido a la limitación de la tasa de seguimiento máxima. El proceso de oscilación del ángulo digital de salida se muestra en la Fig. 2:


Fig.2 Curva de respuesta escalonada

6. Principio de funcionamiento (Fig. 3)
La señal de entrada de sincro (o resolver) se convierte en la señal ortogonal a través del aislamiento diferencial interno:
Vsinu003dKE0sin(ωt+α) sinθ        (sin)
Vcosu003dKE0sen(ωt+α) cosθ       (cos)
Donde, θ es el ángulo de entrada analógica.
Estas dos señales y el ángulo digital φ del contador reversible interno se multiplican en el multiplicador de funciones seno y coseno y se tratan los errores:
KE0sen(ωt+α) (senθ cosφ -cosθ sinφ)即KE0sen(ωt+α) sen(θ-φ)
Esta señal se envía al oscilador controlado por voltaje después de la amplificación, discriminación de fase, filtración de integración. Si θ-φ≠0, el oscilador controlado por voltaje emitirá pulsos y el contador reversible los contará hasta que θ-φu003d0 dentro de la precisión del convertidor. En este proceso, el convertidor rastrea el cambio del ángulo de entrada todo el tiempo.
Modo de lectura:
Los siguientes dos métodos están disponibles para la transferencia de datos:
(1) modo
Después de 640 ns de lógica baja, los datos de salida son válidos y el convertidor realiza la transferencia de datos a través de y . Después de liberar Inhibir, el sistema generará automáticamente un pulso con un ancho igual al del pulso Ocupado para la actualización de datos.
(2) Modo busto:
En el flanco ascendente del pulso Ocupado, cuenta el contador reversible de tres estados; en el flanco descendente del pulso Ocupado, genera internamente un pulso de bloqueo con un ancho igual al del pulso Ocupado para actualizar los datos del bloqueo de tres estados, la secuencia de tiempo de la transferencia de datos se muestra en la Fig. 4, en otras palabras , después de 600ns de Busy logic low, la transferencia estable de datos es válida. En el modo de lectura asíncrono, la salida Ocupada es un tren de pulsos de nivel CMOS, los anchos de su nivel alto y bajo dependen de la frecuencia de operación y la velocidad de rotación del dispositivo seleccionado.


Fig. 3 Diagrama de bloques del principio de funcionamiento



Fig.4 Secuencia de tiempo de la transferencia de datos

7. Curva MTBF (Fig. 5)


Fig. 5 Curva MTBF-temperatura 8. Designación de clavijas (Fig. 6, Tabla 3)



Fig. 6 Pines (vista inferior)

(Nota: según GJB/Z299B-98, buen estado del terreno previsto)

Tabla 3 Designación de pines
Clavo Símbolo Significado Clavo Símbolo Significado
1 S1 Entrada de resolver S1 (o entrada sincronizada S1) 25 Habilitar el control de dígitos bajos de 8 bits
2 S2 Entrada de resolver S2 (o entrada sincronizada S2) 26 Habilitar el control de dígitos altos de 8 bits
3 S3 Entrada de resolver S3 (o entrada sincronizada S3) 27 RIP CLK Salida de señal de bit cero
4 S4 Entrada de resolver S4 (dejar sin conectar) 28 VL +5V de potencia
5~18 D1~D14 Salida digital 1 (MSB)-14 29 TIERRA Tierra
19 RHola Entrada de señal de referencia de gama alta 30 NC Vacante
20 RLo Extremo inferior de entrada de señal de referencia 31 -vs -15V de potencia
21 D15 Salida digital 15 32 -15V +15V de potencia
22 D16 Salida digital 16 (LSB) 33 Entrada de señal estática
23 Vel Salida de señal de voltaje de velocidad angular 34 Salida de bits de detección de fallas
24 GB Salida de señal de ocupado 36-36 NC Vacante

Notas: D1~D16 Extremo de salida del código de ángulo digital del sistema binario paralelo
S1, S2, S3, S4 Entrada de señal del resolver (o sincronizador)
RHola Entrada de señal de referencia de gama alta
RLo Extremo inferior de entrada de señal de referencia
Entrada de señal habilitada de dígito inferior de 8 bits, este pin es el pin de entrada lógica del control de activación de datos, su función es llevar a cabo un control externo de tres estados en los datos de salida inferiores de 8 bits del convertidor. El nivel bajo es válido, los datos de salida bajos de 8 bits del convertidor ocupan el bus de datos. Cuando está en un nivel alto, el pin de salida de datos de 8 bits bajo del convertidor aparece en un estado de alta impedancia, el dispositivo no ocupa el bus. El tiempo de retardo de activación y liberación es de 600 ns (máx.).
Entrada de señal habilitada de dígito alto de 8 bits, este pin es el pin de entrada lógica del control de activación de datos, su función es llevar a cabo un control externo de tres estados en los datos de salida de 8 bits más altos del convertidor. El nivel bajo es válido, los datos de salida altos de 8 bits del convertidor ocupan el bus de datos. Cuando está en un nivel alto, el pin de salida de datos de 8 bits alto del convertidor aparece en un estado de alta impedancia, el dispositivo no ocupa el bus. El tiempo de retardo de activación y liberación es de 600 ns (máx.).
Entrada de señal estática, este pin es el pin de entrada de la lógica de control de bloqueo de datos, su función es llevar a cabo el control de selección de bloqueo o derivación de los datos de salida del convertidor. A alto nivel, los datos de salida del convertidor se emiten directamente sin enclavamiento; a bajo nivel, los datos de salida del convertidor están bloqueados, los datos no se actualizan, pero el bucle interno no se interrumpe y el seguimiento funciona todo el tiempo, se ha conectado internamente con una resistencia pull-up. Después de 600 ns (máx.) de retraso del flanco descendente de la señal estática, los datos se vuelven estables (si el dispositivo ocupa el bus de datos, es decir, cuándo emite los datos depende del estado de  y ).
Salida de señal CB “Busy”, esta señal indica si la salida de código binario del convertidor es válida o no. Después de que el cambio en la entrada angular alcanza los 0,33 minutos angulares, el extremo CB emite un pulso positivo con un ancho de 400 ns (típico), cuando CB está en un nivel alto, significa que el convertidor está en conversión, en este momento, los datos de salida no son válidos ; después del flanco descendente de los retrasos de la señal CB durante 600 ns (máx.), los datos se estabilizan, en este momento, los datos actualizados de salida son válidos.
salida de bit de detección de fallas, el nivel alto indica el funcionamiento normal del convertidor, en el caso de que el cable de señal se rompa o el convertidor no realice un seguimiento normal, este bit cambia de nivel alto a nivel bajo.
RIPCLK: salida de señal cero R.C: cuando los datos de salida aumentan de "1" a "0", o los datos de salida disminuyen de "0" a "1", la salida es un pulso positivo, el ancho del pulso es de 200 μs .
VL, VS, VS  Extremo entrante de la fuente de alimentación
GND Extremo de entrada del cable de tierra
Sugerencias:
① El voltaje del pin no debe exceder el 20% del valor nominal.
② El voltaje de la fuente de alimentación no debe exceder el rango especificado.
③ No conecte las referencias RHi y RLo a otros pines.
④ Para la fuente de alimentación conectada a los pines +VS y -VS, su voltaje será de ±15 V y no se conectará a la inversa. La fuente de alimentación lógica digital VL está conectada a +5V. Entre la alimentación y la tierra, se debe conectar en paralelo un capacitor cerámico de 0.1 µF y un capacitor electrolítico de 6.8 µF.
⑤ Las señales de referencia están conectadas a RHi y RLo. En el caso de sincronización, las señales se conectan a S1, S2 y S3 según las siguientes convenciones:
sen(ωt+α) senθ
sen(ωt+α) sen(θ+120o)
sen(ωt+α) sen(θ+240o)
⑥ En el caso del resolver, las señales se conectan a S1, S2, S3 y S4 según las siguientes convenciones:
sen(ωt+α)senθ
sen(ωt+α) cosθ
Los pines de CB, , y se conectarán como se describe para la transferencia de datos anterior.
9. Tabla de valores de peso (Tabla 4)

Tabla 4  Tabla de valores de peso
Poco Ángulo/broca Minuto/bit angular Poco Ángulo Minuto/bit angular Poco Ángulo Minuto/bit angular
1 (MSB) 180.0000 10800 7 2.8125 168.75 13 0.0439 2.64
2 90.0000 5400 8 1.4063 84.38 14 0.0220 1.32
3 45.0000 2700 9 0.7031 42.19 15 0.0110 0,66
4 22.5000 1350 10 0.3516 21.09 16 (LSB) 0.0055 0.33
5 11.2500 675 11 0.1758 10.55
6 5.6250 387.5 12 0.0879 5.27

10. Diagrama de conexión para una aplicación típica (Fig. 7) 11. Especificaciones del paquete (unidad: mm) (Fig. 8, Tabla 5)



Fig. 7 Diagrama de conexión para una aplicación típica



Fig. 8 Vista exterior y dimensiones del paquete

Tabla 5 Materiales de la caja
modelo de caso Encabezamiento revestimiento de cabecera Cubrir revestimiento de cubierta Material de los pines Recubrimiento de pines Estilo de sellado Observaciones
UP4820-36A 4J42 recubrimiento de níquel 4J42 Recubrimiento de Ni químico 4J42 Recubrimiento de oro Embalaje combinado Base más tres perlas de vidrio sólido

12. Clave de numeración de piezas (Fig. 9)


Fig. 9 Clave de numeración de piezas
Nota: cuando la tensión de señal anterior y la tensión de referencia (Z) no sean estándar, se darán de la siguiente manera:

(por ejemplo, el voltaje de referencia de 5 V y el voltaje de la señal de 3 V se expresan como 5/3)

Precauciones de uso
Suministre energía correctamente, durante el encendido, conecte con precisión los polos positivo y negativo de energía para evitar el agotamiento.
Durante el montaje, la parte inferior del producto debe ajustarse estrechamente a la placa de circuito para evitar daños en las clavijas y, si es necesario, se debe agregar una provisión a prueba de golpes.
No doble los contactos para evitar que el aislador se rompa, lo que afectaría la propiedad de sellado.
Cuando el usuario realiza un pedido del producto, los índices de rendimiento eléctrico detallados se referirán a la norma empresarial correspondiente.


Convertidor Sincro/Resolver a Digital
(serie MSDC/MRDC37)

1. Características (consulte la Fig. 1 para ver la vista exterior y la Tabla 1 para ver los modelos)
Alta precisión
pequeño volumen
Alta velocidad de seguimiento
Seguimiento ininterrumpido durante la transferencia de datos
Salida de pestillo de tres estados
Bajo consumo de energía
Tamaño: 50,8 × 50,8 × 10 mm2
Peso: 48g
Fig.1  Vista exterior de la serie MSDC/MDRC37 2. Ámbito de aplicación
Servomecanismo; monitoreo de antena; sistema de navegación; control de artillería; controles industriales; sistema de robots; sistema de control de radares.

3. Esquema
Las series MSDC/MRDC37 son convertidores digitales de 16 bits a sincronizador/resolver. La señal de entrada se divide en resolución de cuatro hilos y señal de excitación o sincronización de tres hilos y señal de excitación. La señal de salida es un código binario natural paralelo amortiguado a través de un latch de tres estados y compatible con el nivel TTL.
El producto aplica un circuito servo de segundo orden con un volumen pequeño y un peso ligero, y el usuario puede usarlo de manera muy conveniente controlando los pines de señal.
4. Rendimiento técnico (Tabla 1, Tabla 2)
Tabla 1  Condiciones nominales y condiciones de funcionamiento recomendadas


máx. valor absoluto de calificación Tensión de alimentación +VS: 12,5~17,5 V
Tensión de alimentación Vs: 17,25~12,5 V
Tensión de alimentación lógica VL: 7V
Rango de temperatura de almacenamiento: -40~+100℃



Condiciones de operación recomendadas Tensión de alimentación +VS: 15V±5%
Tensión de alimentación Vs: 15V±5%
Voltaje lógico VL: 5V±5%
Tensión de referencia (valor efectivo) VRef: valor nominal ±10%
Tensión de señal (valor efectivo) Vi: ±10% del valor nominal
Frecuencia de referencia f*: valor nominal ±10%
Rango de temperatura de funcionamiento TA: 40 ℃ ~ 85 ℃

Nota: * indica que se puede personalizar según los requisitos del usuario.

Tabla 2  Características eléctricas
Características Condición
(40~+85℃)
(A menos que se especifique lo contrario) (serie MSDC/MDRC37)
Unidad
mín. máx.
Resolución/RES 0~360º 12 16 poco
Tasa de seguimiento/St① 3 36 r/s
Alto nivel de salida/VOH TAu003d25℃ 2.4 V
Bajo nivel de salida/VOL TAu003d25℃ 0.8 V
Consumo de energía/DP TAu003d25℃ 1.3 W
Vel linealidad/ERI TAu003d25℃ 1.0 %
Rango de voltaje de referencia 2 115 V
Rango de voltaje de la señal 2 90 V
Rango de frecuencia 30 2600 Hz
Exactitud ±3 ±8,5 Minuto angular
Nota: ① la velocidad de seguimiento es de 3 rps para una resolución de 16 bits y de 36 rps para una resolución de 12 bits; St se puede diseñar de acuerdo con los requisitos del usuario.

5. Principio de funcionamiento (Fig. 2)
La señal de entrada sincronizada (o señal de entrada del resolver) se convierte en la señal ortogonal a través del aislamiento diferencial interno:
V1u003dKE0sinθ sinωt，V2u003dKE0cosθ sinωt


Fig.2  Diagrama de bloques para el principio de funcionamiento
Donde, θ es el ángulo de entrada analógica.
Estas dos señales y el ángulo digital φ del contador reversible interno se multiplican en el multiplicador de funciones seno y coseno y se tratan los errores:
K·E0senθ cosφ senωt-KE0cosθ senφ sinωtu003dKE0sen(θ-φ) senωt
Las señales se envían al oscilador controlado por voltaje después de la amplificación, discriminación de fase, integración y filtración, si θ-φ≠0, el oscilador controlado por voltaje cambia los datos en el contador reversible con los pulsos de salida hasta que θ-φ se vuelve cero dentro de la precisión de el convertidor, durante este proceso, el convertidor rastrea el cambio del ángulo de entrada θ todo el tiempo.
La función de transferencia del convertidor se muestra en la Fig. 3.

Fig. 3  Transferencia de funciones del convertidor
闭环函数

Método de transferencia de datos y secuencia de tiempo
Hay dos métodos para leer los datos efectivos en el convertidor: lectura síncrona y lectura asíncrona.
(1) Modo de inhibición (lectura síncrona):
R: el convertidor está conectado con un bus de 16 bits. B