La potencia de funcionamiento adopta ±15 V y + 5 V CC de potencia. Hay dos tipos de señal de salida: señal de referencia y sincronización de tres líneas (convertidor SDC) o señal de referencia y resolución de cuatro líneas (convertidor RDC); la salida adopta códigos digitales paralelos de sistema binario.
| Resolución: 12 bits, 14 bits |  |
| Alta velocidad de seguimiento | |
| Integración híbrida, carcasa metálica | |
| Salida de pestillo de tres estados | |
| Con salida de señal de velocidad Vel | |
| Compatibilidad indefinida con la serie AD1740 |
La serie HSDC/HRDC27 es un convertidor de digital a sincronizado o un convertidor de resolución a digital para el seguimiento continuo del servobucle de tipo II, enclava y emite en paralelo datos codificados en binario natural de 12 o 14 bits con metal dual en línea de 32 líneas paquete, presenta las ventajas de un volumen pequeño, peso ligero y alta confiabilidad, etc., se aplica ampliamente en sistemas de control automático como el sistema de radar, el sistema de navegación, etc.
La potencia de funcionamiento adopta ±15 V y + 5 V CC de potencia. Hay dos tipos de señal de salida: señal de referencia y sincronización de tres líneas (convertidor SDC) o señal de referencia y resolución de cuatro líneas (convertidor RDC); la salida adopta códigos digitales paralelos de sistema binario.
Tabla 2 Condiciones nominales y condiciones de funcionamiento recomendadas
Máx. absoluta valor nominal | Tensión de alimentación Vs: ± 17,5 V |
Voltaje lógico VL: +5.5V | |
Rango de temperatura de almacenamiento: -55 ℃~+125 ℃ | |
Condiciones de operación recomendadas | Tensión de alimentación Vs: ± 5V |
Voltaje lógico VL: 5V | |
Valor efectivo de la tensión de referencia VRef: ±10 % del valor nominal | |
Validez de la tensión de la señal V1*: ±5% del valor nominal | |
Frecuencia de referencia f*: 50 Hz~2,6 kHz | |
Rango de temperatura de funcionamiento TA: -40~+85 ℃, -55~+105 ℃ |
Nota: * indica que se puede personalizar según los requisitos del usuario.
| producción; leer datos de 12 o 14 bits; establezca Inhibit en "1" lógico para que |  |
| transferencia de 16 bits). | B: el convertidor está conectado al bus de 8 bits, los bits D1 ~ D8 están conectados al bus de datos y el resto está vacío. |
 | |
| inhibir es | |
| Habilite a "0" lógico, los datos del pestillo dentro del convertidor pueden | ser salida; si Byse1 se establece en la lógica "1", el convertidor lee directamente | los datos de 8 bits más altos, si Byse1 se establece en "0" lógico, el convertidor lee | el resto de bits, automáticamente suma cero por bits incompletos; configure el control de bloqueo de datos de inhibición (señal de inhibición) en la lógica "1" para estar listo para leer los siguientes datos válidos (consulte la Fig. 3 y la Fig. 4 para ver la secuencia de tiempo de transferencia de 8 bits) | (2) Método ocupado (lectura asíncrona): | En el modo de lectura asincrónica, el control de bloqueo de datos de inhibición (señal de inhibición) se establece en "1" lógico o vacío, ya sea que el bucle interno esté siempre en | se determinará el estado estable o si los datos de salida son válidos | a través del estado de ocupado señal Ocupado. Cuando la señal de ocupado está en alto | nivel, indica que los datos se están convirtiendo, y los datos en este |
| el tiempo es inestable e inválido; cuando la señal de Ocupado está en un nivel bajo, | indica que la conversión de datos se ha completado, y los datos en este | Au | el tiempo es estable y válido. Una vez que se produce un nivel alto en Ocupado durante la lectura, | Au | la lectura de este tiempo no es válida. En modo de lectura asincrónica, Ocupado | Au | La salida es un tren de pulsos de nivel TTL, el ancho entre está relacionado con | Velocidad rotacional. Asimismo, también hay de 8 bits y de 16 bits de dos usos. |
Subscribe to our weekly newsletter and receive exclusive offers on products you love!
X
Gold Supplier
